| 专利名称 | 一种具有记忆功能背景抑制结构的读出电路 | 申请号 | CN201420028379.2 | 专利类型 | 实用新型 | 公开（公告）号 | CN203772423U | 公开（授权）日 | 2014.08.13 | 申请（专利权）人 | 中国科学院上海技术物理研究所 | 发明（设计）人 | 郝立超;丁瑞军;黄爱波;陈洪雷;张君玲 | 主分类号 | G01J5/24(2006.01)I | IPC主分类号 | G01J5/24(2006.01)I | 专利有效期 | 一种具有记忆功能背景抑制结构的读出电路 至一种具有记忆功能背景抑制结构的读出电路 | 法律状态 | 说明书摘要 | 本实用新型公开了一种具有记忆功能背景抑制结构的读出电路，该电路通过采用具有记忆功能的背景抑制电路模块，首先将2×2排列的四个像元背景电流的平均电流进行复制记忆，然后将这个电流作为四个像元的背景电流从光电流中减去，最后通过使用高增益共享式负反馈运放的SBDI前置输入级电路模块积分得到一个电压信号，并通过采样保持电路模块将该信号采样到采样电容上，最后通过单位增益输出级模块将模拟信号输出。该电路实现了对不同像元背景电流的记忆，并在信号处理之前减去了背景电流，有效延长了积分时间，增加了对比度，提高了输出信号的信噪比。 |
1、源头对接，价格透明
2、平台验证，实名审核
3、合同监控，代办手续
4、专员跟进，交易保障