| 专利名称 | 复杂指令集体系结构中的深度优先异常处理方法 | 申请号 | CN200610088939.3 | 专利类型 | 发明专利 | 公开（公告）号 | CN101114218 | 公开（授权）日 | 2008.01.30 | 申请（专利权）人 | 中国科学院计算技术研究所 | 发明（设计）人 | 段振中;范东睿 | 主分类号 | G06F9/38(2006.01)I | IPC主分类号 | G06F9/38(2006.01)I | 专利有效期 | 复杂指令集体系结构中的深度优先异常处理方法 至复杂指令集体系结构中的深度优先异常处理方法 | 法律状态 | 实质审查的生效 | 说明书摘要 | 本发明提出了一种复杂指令集体系结构中的深度优先异常处理 方法，包括以下步骤：在发生异常时，1)指令重排序缓冲器发出异常 信息给各个模块，各个模块将自身寄存器置为无效，从而刷空流水线； 2)译码部件将所述异常信息转换为预先定义的指令；3)译码部件根 据所述预先定义的指令，索引只读存储器，找出与之相应的微指令， 并将所述微指令送入发射部件；4)发射部件将没有数据相关的微指令 送入执行部件执行；5)执行部件执行所述微指令，并将执行结果写入 指令重排序缓冲器；6)检查指令重排序缓冲器中的第一条微指令是否 异常；7)如果指令重排序缓冲器中的第一条微指令异常，则返回1) 流水线刷空步骤；8)如果指令重排序缓冲器中的第一条微指令未发生 异常，则指令重排序缓冲器将已经写回的第一条微指令提交，完成处 理。 |
1、源头对接，价格透明
2、平台验证，实名审核
3、合同监控，代办手续
4、专员跟进，交易保障