| 专利名称 | 一种基于FPGA的3*3均值滤波算法的实现方法 | 申请号 | CN201110044808.6 | 专利类型 | 发明专利 | 公开（公告）号 | CN102651121A | 公开（授权）日 | 2012.08.29 | 申请（专利权）人 | 中国科学院声学研究所 | 发明（设计）人 | 杜利利 | 主分类号 | G06T5/00(2006.01)I | IPC主分类号 | G06T5/00(2006.01)I | 专利有效期 | 一种基于FPGA的3*3均值滤波算法的实现方法 至一种基于FPGA的3*3均值滤波算法的实现方法 | 法律状态 | 实质审查的生效 | 说明书摘要 | 本发明提供一种基于FPGA的3*3均值滤波算法的实现方法，该方法采用FPGA模块实现8bit灰度图像的3*3滤波窗口的均值滤波，所述的方法包含如下步骤：第一个采样周期，计算9个输入数据之和；第二个采样周期：将9个输入数据之和右移3位得到s1；将9个输入数据之和右移6位得到s2；取9个输入数据之和的低3位sum[2:0]乘以9得到9m；取sum右移6位乘以8得到8s2；取sum的低6位得到n；第三个采样周期，设定余数部分的分子计算loss的值；第四个采样周期，判断s2的大小，确定余数部分的分子；第五个采样周期，判断上个周期得到really_loss，若really_loss大于71，则均值输出为需加余数1；否则均值的余数为零。利用该算法能够进行流水线操作，在达到实时处理效果的同时并不降低图像平滑的质量。 |
1、源头对接，价格透明
2、平台验证，实名审核
3、合同监控，代办手续
4、专员跟进，交易保障