| 专利名称 | 锗和III-V混合共平面的半导体结构及其制备方法 | 申请号 | CN201110126394.1 | 专利类型 | 发明专利 | 公开（公告）号 | CN102790054A | 公开（授权）日 | 2012.11.21 | 申请（专利权）人 | 中国科学院上海微系统与信息技术研究所 | 发明（设计）人 | 狄增峰;卞剑涛;张苗;王曦 | 主分类号 | H01L27/092(2006.01)I | IPC主分类号 | H01L27/092(2006.01)I;H01L29/78(2006.01)I;H01L29/205(2006.01)I;H01L21/8238(2006.01)I;H01L21/76(2006.01)I;H01L21/336(2006.01)I | 专利有效期 | 锗和III-V混合共平面的半导体结构及其制备方法 至锗和III-V混合共平面的半导体结构及其制备方法 | 法律状态 | 实质审查的生效 | 说明书摘要 | 本发明提供了一种锗和Ⅲ-V混合共平面的半导体结构及其制备方法。锗和Ⅲ-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在体硅衬底上的锗衬底，而另一衬底是被形成在锗半导体上的Ⅲ-V族半导体材料。的制备方法包括：制备体硅衬底上的锗半导体层；在锗半导体层上制备Ⅲ-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和Ⅲ-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和Ⅲ-V族半导体材料之间的隔离；通过形成MOS结构来制备包含锗沟道PMOS和Ⅲ-V沟道NMOS的高性能CMOS器件。 |
1、源头对接，价格透明
2、平台验证，实名审核
3、合同监控，代办手续
4、专员跟进，交易保障