| 专利名称 | 基于电路静态时延特性的冒险检测和消除方法 | 申请号 | CN03125127.7 | 专利类型 | 发明专利 | 公开（公告）号 | CN1450617 | 公开（授权）日 | 2003.10.22 | 申请（专利权）人 | 中国科学院计算技术研究所 | 发明（设计）人 | 刘国华;闵应骅;李晓维 | 主分类号 | H01L21/66 | IPC主分类号 | H01L21/66;G01R31/28;H01L21/82 | 专利有效期 | 基于电路静态时延特性的冒险检测和消除方法 至基于电路静态时延特性的冒险检测和消除方法 | 法律状态 | 授权 | 说明书摘要 | 本发明涉及检测和消除集成电路中产生冒险的 方法。包括：电路静态时延特性的冒险检测和消除方法。通过 适当调整电路中部分路径的长度来消除或减少冒险。当只有一 个原始输入发生跳变时，如果两条延时不同的路径在电路某点 汇聚，并且这两条路径上具有反相功能的门(与非门，或非门， 非门)的数目奇偶性不同，则在该点可能产生冒险；当多个原始 输入同时发生跳变时，只要汇聚的路径延时不同则认为在汇聚 点可能产生冒险。对于单原始输入跳变导致的冒险我们通过有 选择的增加一些门的延迟来消除或者减少。对于多个原始输入 跳变导致的冒险我们通过增加一定数量的逻辑门使跳变在电 路中同步传播来消除或减少冒险。 |
1、源头对接，价格透明
2、平台验证，实名审核
3、合同监控，代办手续
4、专员跟进，交易保障